19 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平2-271794

⑤Int. Cl. 5	識別記号	庁内整理番号	❸公開	平成2年(1990)11月6日
H 04 N 9/44 G 09 G 3/30 H 03 L 7/00 H 04 N 5/66 9/12	B Z B B	7033-5C 6376-5C 8731-5 J 7605-5C 7033-5C	未諳求	請求項の数 8 (全5頁)

ᡚ発明の名称 クロック信号再発生回路網

②特 顧 平1-327493

②出 願 平1(1989)12月19日

⑫発 明 者 マイケル ジエー ヅ アメリカ合衆国オレゴン州 97217 ポートランド エヌ

イチコヴスキー エンデイコット アベニュー 9201

⑦出 顋 人 ブレイナー システム アメリカ合衆国オレゴン州 97006 ビーバートン ノー

ス インコーポレーテ スウエスト コンプトン ドライブ 1400

ツド

個代 理 人 弁理士 杉村 暁秀 外1名

明 和 書

- 1. 発明の名称 クロック信号再発生回路網
- 2. 特許請求の範囲
 - データ信号を補助信号及びクロック信号に 位相ロックするクロック信号再発生回路網で あって、
 - (a) 各位相がオリジナルのクロック信号の位相から予め定めた位相優だけ変化する多重 位相クロック信号を発生するクロック発援 器手段と、
 - (b) 前記クロック発振器手段に接続され、データ信号に応じて前記多重位相クロック信号のうち前記データ信号と同相の信号を選択するクロックラッチ手段と、
 - (c) エラー信号に応じて補助信号の位相を偏移させる補助信号位相偏移回路と、
 - (d) 前記多重位相クロック信号のうち、前記 補助信号位相偏移回路の出力信号と同相の 信号を選択するクロック信号選択手段と、
 - (e) 前記クロック信号選択手段の出力信号の

位相をクロックラッチ手段の出力信号の位相と比較して前記エラー信号を発生する位相検出器手段とを具えることを特徴とするクロック信号再発生回路網。

- 2. 前記クロック発生器手段が、発振器と、前記各多重位相クロック信号用の多重出力タップを有するデジタル遅延線とを具えることを特徴とする請求項1に記載のクロック信号再発生回路梱。
- 3. 前記クロック選択手段が、前記多重位相クロック信号のうち前記位相偏移回路の出力信号と同相の信号をラッチして選択信号を発生するラッチ手段と、前記選択信号に応答して選びするデジタル選択手段とを含むことを特徴とする請求項1に記載のクロック信号再発生回路網。
- 4. 前記クロックラッチ手段が、多重位相クロック信号のうち第1の選択クロック信号を表示する第1の位相コードを発生する第1のエ

ンコーダ手段を含み、前記クロック手段選択の 手段が、多重位相クロック信号のうち第2の位相のか、多重位目号の位相を表示する第2の位相コードを発生する第4の位を表示する手段を 含み、前記位相相コードとを対すが変した。 第1の選択クロック信号が第2の位共に、 第1の選択クロック信号が第2のはは号でいるを表示する手段を引いた。 では、カースを発生する手段を含むでは、 では、カースを表示する手段を含むでは、 を特徴とする。 再発生回路網。

- 前紀補助信号を水平同期信号としたことを 特徴とする請求項1に記載のクロック信号再 発生回路網。
- 6. データ信号を同期信号及びクロック信号の 両方に位相ロックするクロック信号再発生回 路棚であって、多重位相クロック信号を発生 する発援器手段と、多重位相クロック信号の うち所望のクロック信号を選択する同期ラッ

チ回路及びデータラッチ回路と、これらラッチ回路の各出力信号を比較すると共にエラー信号を発生させ、同期信号の位相を調整として 同期信号を入力データ信号と一致させるとたり に前記クロック信号のうち位相が一致したり ロック信号をクロックパルスとして選択する 位相比較器とを具え、前記クロックパルス相 となるように構成したことを特徴とするクロック信号再発生回路網。

- 7. 前記同期ラッチ回路が、同期位相偏移回路の出力信号に応じて、前記多重位相クロック信号のうちの前記出力信号と同相のクロック信号を選択するように構成したことを特徴とする請求項6に記載のクロック信号再発生回申が
- 8. 前記同期位相偏移回路が前記エラー信号に · 応答することを特徴とする請求項7に記載の クロック信号再発生回路網。

3. 発明の詳細な説明

本発明は、クロック信号をデータ信号及び同期 信号となる第2の信号に位相ロックするデジタル 位相ロックループを用いるクロック信号再発生回 路柄に関するものである。

一般的には、位相ロックループを用いて内部ク

本発明の目的は、内部クロック信号を到来ビデオバルス並びに水平及び垂直同期バルスの両方に位相ロックするクロック信号再発生回路網を提供するものである。位相ロックは標準のアナログ位相ロックループ回路に対して60db改善される程度

のノイズの余裕度をもって達成される。

本発明では、発振器から基本クロック信号を発 生し、このクロック信号を位相偏移させて多重位 相クロック信号を形成する。これらの位相が偏移 してクロック信号のうち選択したクロック信号を 2個のラッチ回路でラッチし、一方のラッチ回路 が到来データパルスに応答し他方のラッチ回路は 位相補正された水平同期パルスに応答する。各ラ ッチされた多重クロック信号は比較器で比較され、 この比較器から同期パルスの位相を順次調整する エラー信号が発生する。この結果、閉ループが形 成され、水平同期パルス及びクロック信号が位相 ロックされる。水平同期ラッチ回路の出力は、適 切な多重位相クロックパルスを選択する。位相調 整によりデータと垂直同期パルスとの間の位相変 化が検出されるので、水平同期パルスの位相を偏 移させることにより同期パルスとデータパルスと の間の時間的整合が確実に行われる。この結果ク ロック信号、データパルス及び同期パルスの全て が位相ロックされることになる。

用いることができる。ここで、Tは発振器10からの基本クロックパルスの周期である。

クロック位相発生器12の出力部をクロック選択回路14、水平同期クロック回路16、及びデータクロックラッチ回路18に接続する。データクロックラッチ回路18の他方の入力信号は到来ビデオデータ信号とする。例えば水平同期信号のような補調整回路20に供給する。この位相調整回路は選択可能な出力タップを有望をは選択可能な出力クップを有響を回路には選択可能な出力の、位相調整回路(HSYNC位相シフク)20の出力信号は、同期クロッチ回路16及び18の各出力信号は位相線出路22の入力信号を形成し、この位相検出器のよう一倍号を構成する。

クロック位相発生器12から出力される多重位相 クロっク信号は、位相調整回路20からの出力信号 の選択された端縁により(位相クロックラッチ回 路16の場合)及びビデオデータ信号の選択された 本発明の目的は、内部クロック信号、データバルス流及び同期バルスのような補助バルスを位相ロックするクロック信号再発生回路網を提供するものである。

本発明の別の目的は、水平同期パルス、クロックパルス及びデータパルス間の高精度の時間整合 を高い安定性及び低ノズルで達成することにある。

さらに、本発明の別の目的は、ピデオデータ、 水平同期パルス及び内部クロックパルス用の低コ ストデジタル位相ロックループ回路網を提供する ものである。

以下図面に基づき本発明を詳細に説明する。

第1図を参照する。発援器10から、クロック位相発生器12への入力信号を形成する基本クロック信号を発生する。このクロック位相発生器12から、それぞれ全クロック信号を発生する。尚、このクロック位相発生器12の出力信号は第4図に示す。クロック位相回路12として、1/8 Tづつ遅延盤が増加する4個のタップを有するデジタル遅延線を

表 l

水平同期 クロック位相	データクロック 位相	水平同期クロック 位相の変化の選択
) L 7 / LL FB	ILTES	近日の交にのほか
0	8.0.1	0
ī	0.1.3	0
3 7		0
7	3.7.F 7.F.E	Q
F		0
E C	F. E. C E. C. 8	. 0
8	c ^ ^	· 0
Ö	3 . 7 . F	-1
	7. F. E	-Î
1 3 7 F	F, E, C	-1
7	E, C, 8	-1
	C , 8 , 0	-1
E C	8,0,1	- <u>i</u>
8	$\begin{smallmatrix}0&.&1&.&3\\1&.&3&.&7\end{smallmatrix}$	-1 -1
ő	E.C	+i
	C , 8	+ī
1 3 7	8.0	+1
7	0.1	+1
P	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	+1
E	1 . 3 3 . 7 7 . F	+1
C 8	7 . F F . E	+1
ō	r, c	+1

表1に示すように、エラー信号は、位相クロックラッチ回路16で選択したクロックメルスなどで選択したクロックラッチ回路18で選択したクロックラッチ回路16で選択したクロックがルスと時間的に一致しているかとは一般出界22から位相調整回路20に致る閉ループの効果によりラッチ回路16及び18で選択した2個のクロックバルスはそれぞれ位相整列することになる。同時に、表1に示すコードの別するにより多重位相クロックバルスのうちクロック環状回路により多重位相クロックバルスのうちクロックスクロックバルスを選択する。

第3図に示すように、位相ロックは1次クロック信号の1/4 周期に正確に一致する。例えば、データパルスは位置0と位相2との間で変化して、0の演算コードを有する水平同期パルスに対応する遅延したクロックパルス信号を適切に選択する。同様に、位置2と4との間において、演算コード位置1における同期パルスに対応するクロック信号が選択される。データパルスが演算コード位置

4と6との間に入ると、位置2の同期パルスが選択され、データパルスが位置6と0との間に入ると位置3の同期パルスが選択される。このように構成することによりシステムの精度がクロックパルスの周期の1/4 に維持され、この結果各画素を照明するために用いられる時間の1/4 に変形される。

上述した実施例で用いた文言及び表現は説明の ためのものであり、これに限定されるものではな い。また、本発明は上述した実施例に限定されす 種々の変形や変更が可能である。

4. 図面の簡単な説明

第1図はデジタル位相ロックループを具えるデジタルクロック再発生回路網の構成を示すブロック線図、

第2図は多重位相クロック信号及びクロック信号を等しい位相期間に分割するラッチコードを示す波形図、

第3図はデータパルスの位置に応じていかにして な水平同期パルスの位相を偏移させるかを示す波 形図、

第4図は多重位相クロック信号と第1図のラッチコードとの間の対応関係を示す波形図である。

10 … 発振器

12…クロック位相発生器

16…同期クロックラッチ回路

18…データクロックラッチ回路

20…位相調整回路

22…位相検出器

特許出願人 プレイナー システムス

インコーポレーテッド

代理人弁理士 杉 村 暁 秀

同 弁理士 杉 村 與 作



